1.3.1 闪存（Flash）ADC

闪存（Flash）ADC是最简单直接的ADC。图1-6是典型的Flash ADC架构图。由此可见：一个N位Flash ADC通过S&H模块采样输入电压V_IN；2N个电阻用于产生2N-1个转换电平；通过2N-1个比较器将采样获得的信号与电阻串分压得到的基准电压进行比较，以判断输入电压所对应的数字量；比较器输出的是2N-1位的热编码，需要解码器将其转换成N位二进制编码，以减小接口的位宽。

图1-6 典型的Flash ADC架构图

Flash ADC只需要一个时钟就可以完成模/数转换，速度非常快，延时相对较小。但是，Flash ADC的硬件开销比较大，比较器、电阻个数等与精度呈指数关系。随着精度增大，比较器数量增多。对于S&H模块而言，负载重，难以驱动。基准电压通过电阻串分压具有直流功耗。电阻绝对值须足够小，以保证采样带宽足够大。此外，在比较器跳变后，小电阻能够足够快地将回踢噪声（Kickback Noise）消除。比较器的失调电压会直接造成ADC的误差，甚至可能造成传输曲线的不单调。Flash ADC一般用于速度较快、精度较低的场合。