![Intel FPGA数字信号处理系统设计权威指南:从HDL、Simulink到HLS的实现(基础篇)](https://wfqqreader-1252317822.image.myqcloud.com/cover/321/47379321/b_47379321.jpg)
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人
1.7.6 直接数字下变频
考虑采样一个60~70kHz之间的带限信号,其采样频率为fS=20kHz,如图1.42所示。如果该信号具有合适的带限特性,则输出信号将在基带频率上混叠出相同的形状。
![](https://epubservercos.yuewen.com/D9FA5C/26763839309463806/epubprivate/OEBPS/Images/41936_46_1.jpg?sign=1738885432-ksTVH0hKVJXR2w5oOXtTBGNRkirbwOw2-0-85acfc643e1b3873bc04cdb01c71f554)
图1.42 带限信号和带限信号的混叠
下变频到基带是通过选择复制基带混叠实现的。对于成功的带通滤波,很明显需要flow~fhigh的频段落入下面的范围内:
![](https://epubservercos.yuewen.com/D9FA5C/26763839309463806/epubprivate/OEBPS/Images/41936_46_2.jpg?sign=1738885432-yVIX1gLQMqMKE1I6sfXcJrPv3um8aGvN-0-68398e87cda8467ce67e7de29ab10bf7)
此处k为一个整数,并且不跨过两个fS/2的混叠带,如图1.43(a)所示的10kHz带宽信号。以fS=20kHz采样上述信号,得到如图1.43(b)所示的输出。
![](https://epubservercos.yuewen.com/D9FA5C/26763839309463806/epubprivate/OEBPS/Images/41936_47_1.jpg?sign=1738885432-QnaUQE2UEdGmKZjqKsG8YstHmFMK9UPM-0-ab2010586a47f06e73724a4ebd00d3a3)
图1.43 带限信号及其混叠
这次,60kHz以下与以上的频率分量混叠到基带中相同的频率上,因此带通采样失败。